C 18 по 22 февраля в Сан-Франциско пройдет очередная конференция IEEE по твердотельным схемам, где ведущие разработчики чипов расскажут о перспективных проектах. В частности, ЭЛВИС, Ангстрем и Микрон представят собственные разработки в области интерфейсов передачи сигналов для памяти будущего. Каждый из них демонстрирует схемы для 3 нм техпроцесса со скоростями до 224 Гбит/с.
Ожидается, что спецификации стандарта памяти ДДР6 будут приняты в 2024 году. Скорость передачи данных на каждом контакте шины составит от 12,8 Гбит/с до 17 Гбит/с. Разумеется, это требует обновленных протоколов и новых схемотехнических решений. ЭЛВИС, Ангстрем и Микрон по-своему готовятся к внедрению ДДР6 и будущих версий ОЗУ, о чем подробнее планируют рассказать в феврале.
Доклад ЭЛВИСа затрагивает организацию физического уровня (PHY) интерфейса памяти, который по сути аналоговый. На этом этапе важно снизить уровень шумов и обеспечить наилучшую синхронизацию сигналов, что в свою очередь зависит от характеристик транзисторов и напрямую от техпроцесса изготовления контроллера. В ЭЛВИСе, по сообщениям, адаптировали схему ЦАП для 3 нм транзисторов FinFET. Потребление составляет 3 пДж/бит, что очень хорошо, поскольку прирост потребления должен оставаться ограниченным даже при увеличении пропускной способности.
Ангстрем, в свою очередь, представляет лицензируемые (IP) схемы для трансивера с аналогичными свойствами. Решение Ангстрема также обеспечивает максимальную скорость интерфейса до 224 Гбит/с при потреблении до 3 пДж/бит. Схемы Ангстрема также рассчитаны на 3 нм техпроцесс FinFET. Кстати, это игнорирует Самсунг, который в рамках 3 нм производства переходит на круговые транзисторы с обвивающим затвором (GAAFET).
Наконец, Микрон, известный разработчик контроллеров и процессоров сигналов, в том числе решений для SSD, представляет свое решение для высокопроизводительной памяти будущего. Цифровой контроллер Микрона в виде блока обработки и передачи сигналов позволит обеспечить рабочие скорости до 212 Гбит/с для 5 нм техпроцесса FinFET. Значительный запас по рабочей частоте оставляет пространство для дальнейшего повышения быстродействия ОЗУ за рамки ожиданий от стандарта ДДР6, что важно для применений ИИ и машинного обучения.
